版主: 51FPGA

分享到:
共1条 1/1 1   

GSM给你讲一个FPGA引脚“未分配”隐患的故事

    [您是本帖的第1284位阅读者]
xilinx论坛
我是MM
高级会员

最后登陆时间:2015-03-19 10:58:07

直达楼层
1# 发表于 2015-06-26 21:07:54

以前写过一篇文章如何处理未分配的管脚文章。
GSM教你使用ISE将未使用的管脚变成高阻态
http://forums.xilinx.com/t5/ISE%E4%B8%93%E5%8C%BA/ISE-EDK-DSP-GSM%E6%95%99%E4%BD%A0%E4%BD%BF%E7%94%A8ISE%E5%B0%86%E6%9C%AA%E4%BD%BF%E7%94%A8%E7%9A%84%E7%AE%A1%E8%84%9A%E5%8F%98%E6%88%90%E9%AB%98%E9%98%BB%E6%80%81/td-p/292331


很多人不以为然。
写一个听来的故事,给大家提提醒

一波三折——危险的“未分配”引脚 
*第一折。半个月前,美国的同事对当前的一个工程进行了编译,并提交二进制文件
(FPGA配置文件)给软件工程师进行集成。结果该二进制文件导致了整个系统的崩溃:FPGA二进制文件
刚下载完毕,整个系统就不工作了。这一事件导致了美国FPGA工程师一整天的停工和系统恢复。Kevin给
出的分析结果是,FPGA给出的中断信号有问题,该信号经过CPLD转发到CPU后导致CPU反复跳入中断,
造成系统崩溃。后来,因为经过重新编译的二进制文件没有引发类似现象,该问题就被当作是一个偶然事
件被忽略了。

共1条 1/1 1   
快速回复主题
  • 匿名不能发帖!请先 [ 登陆 注册 ]