版主: 51FPGA

分享到:
共1条 1/1 1   

DDR3 AXI問題

    [您是本帖的第1254位阅读者]
xilinx论坛
我是MM
高级会员

最后登陆时间:2015-03-19 10:58:07

直达楼层
1# 发表于 2015-06-26 21:00:44

大家好,

透过Block design -> app ip 创建DDR3 IP,会是下图的结果,拉线后可正常运作

现在透过IP Catalog -> Customize IP创建DDR3 IP

因创建过程中会跳过AXI Parameter,使DDR3没有S-AXI,是否有任何方法将AXI加入到我所创建的DDR3 IP吗?

 

因为在UG586里,只说明了创建及模拟过程,并没有后续的说明

共1条 1/1 1   
快速回复主题
  • 匿名不能发帖!请先 [ 登陆 注册 ]