Xilinx|
版主: 51FPGA |
时序约束的优先级
[您是本帖的第1000位阅读者]|
xilinx论坛
最后登陆时间：2015-03-19 10:58:07 |
每个同步设计要有至少一个PERIOD 约束（时钟周期规格），
这是最基本的约束类型.为简化时序约束应用过程，常常可将 具有类似属性的连线分组为一组总线或一组控制线。 若设计有多重约束，则需进行优先次序排列。一般来说， 约束的一般性越强，其优先级越低。相反，约束的针对性越 强，其优先级越高。举例来说，时钟网络上的某个一般性 PERIOD 约束将被特定 网络的具有更高优先级的 FROM: TO 约束所覆盖。特定 FROM: TO （或 FROM: THRU:TO）约束在时钟域内任意网络中的重要性均高于 一般性约束。为便于进行约束的优先级排列，可运行赛灵思时序分析器， 并生成时序规格迭代报告，即常说的 .tsi 报告。该报告 说明了各约束间是如何迭代的，以及该工具如何为各约束设置默认优先级。 |
| 共1条 1/1 1 |