Xilinx 7系列串行收发器的RX抖动裕量分析演示
Many designers either don’t have the equipment to debug an FPGA serial link or when they do, they don’t get much information by physically probing traces on the board. Using PCI-Express® as an example, this demonstration will show how to perform system margin analysis during live signal transmission without interrupting data flow. 点击观看视频: http://v.youku.com/v_show/id_XNTcwNjE4Nzky.html

如何为Zynq-7000 AP SoC建立一个Linux引导镜像

通过本视频您将学习到如何为Zynq-7000 All Programmable SoC建立一个FSBL，U-boot的Linux可引导映像。点击观看视频>>:http://v.youku.com/v_show/id_XNTY2ODE4MDQw.html

如何使用Vivado IP集成器（Vivado IP Integrator）开始设计

了解Vivado IP集成器（IP Integrator）是如何迅速地连接Zynq处理器和可编程逻辑的。通过使用内置的设计规则检查和自动化设计，Vivado可以显著地提高用户的工作效率。点击观看视频>>:http://v.youku.com/v_show/id_XNTY3NTY5ODY4.html

如何在Vivado中配置和管理可重用IP

学习在Vivado设计套件中配置、验证和管理IP的多种模式。了解“使用模式”在项目中如何管理远程和本地IP。了解如何输出IP产品，包括第三方综合和仿真的支持文件。 点击观看视频>>:http://v.youku.com/v_show/id_XNTcxOTM2OTc2.html