版主: 51FPGA

分享到:
共1条 1/1 1   

Xilinx专家秘笈分享连载- 1-15

    [您是本帖的第1026位阅读者]
xilinx论坛
我是MM
高级会员

最后登陆时间:2015-03-19 10:58:07

直达楼层
1# 发表于 2015-06-10 20:48:23

1.      十招加速Vivado IP Integrator设计

Xilinx在Vivado 2013.2中,退出了全新的图形化设计工具IP Integrator,让嵌入式设计更加直观。新工具上手,也会有些不适应的地方。下面十招,可以让你更快适应IP Integrator,开始定制自己的嵌入式系统芯片。凭借IP Integrator,可以像Freescale、TI一样设计SOC,自豪吗?

…..

 http://forums.xilinx.com/t5/%E5%B5%8C%E5%85%A5%E5%BC%8F%E5%B7%A5%E5%85%B7%E4%B8%8EIP/%E5%8D%81%E6%8B%9B%E5%8A%A0%E9%80%9FVivado-IP-Integrator%E8%AE%BE%E8%AE%A1/m-p/349593#M37

 

 2.      Xilinx SystemIO  专家Jinhua 教你如何“V7GTH的自驱动能力简化评估链路性能”

作为用户,我们在拿到供应商关于SERDES的datasheet或特性报告时,知道了TX/RX的相关技术指标,却往往没有办法直接跟我们的应用场景联系起来。换句话说,没办法直观地给出能或不能满足现有或将要采用的传送链路要求。这是为什么呢?我们又该怎么办呢?

http://forums.xilinx.com/t5/%E7%BB%BC%E5%90%88%E6%8A%80%E6%9C%AF%E8%AE%A8%E8%AE%BA/%E7%94%A8V7GTH%E7%9A%84%E8%87%AA%E9%A9%B1%E5%8A%A8%E8%83%BD%E5%8A%9B%E7%AE%80%E5%8C%96%E8%AF%84%E4%BC%B0%E9%93%BE%E8%B7%AF%E6%80%A7%E8%83%BD/td-p/349081

 

3.      7系列FPGA的复位设计

 

众所周知,现在主流的FPGA上实现的都是时序逻辑。时序逻辑有一个特点就是前面的状态会影响到后面的状态。所以在这种应用里,初始状态的确定是整个设计里非常重要的一个环节。复位就是用来初始化逻辑状态用的。对于SERDES,根据不同的应用,其时钟方案是不同的。对此,SERDES的状态,特别是BUFFER的状态会受到很大的影响。由于BUFFER的读写时钟有效稳定的时间不同,大致会引起以下2种情况:

1. BUFFER 上下溢出,使得输入输出误码;

2. 多通道应用里,通道间引入偏移,使得各路通道绑定失败。

 

所以复位设计必须小心,特别需要和时钟方案相匹配,才能给可靠的设计打下良好的基础。

 

了解更多,请进入:

http://forums.xilinx.com/t5/7%E7%B3%BB%E5%88%97FPGA/7%E7%B3%BB%E5%88%97FPGA%E5%A4%8D%E4%BD%8D%E8%AE%BE%E8%AE%A1-TX-RX/m-p/351897#M117

 

4. Vivado HLS中指针作为top函数参数的处理

 

指针作为C语言精华,对于软件设计者比较好理解,但是在xilinx vivado HLS高级语言综合的设计中,由于其综合后对应的硬件元素难以用软件的概念解释,常常令程序设计者和VHLS工具使用者头痛。本文采用浅显易懂的描述方式,结合具体的c代码例子,详细描述了常用三种指针的设计类型,以及其作为顶层函数参数时,采用不同的编码风格和HLS约束策略,满足设计者对指针作为RTL接口的需求。

http://forums.xilinx.com/t5/Vivado%E4%B8%93%E5%8C%BA/Vivado-HLS%E4%B8%AD%E6%8C%87%E9%92%88%E4%BD%9C%E4%B8%BAtop%E5%87%BD%E6%95%B0%E5%8F%82%E6%95%B0%E7%9A%84%E5%A4%84%E7%90%86/td-p/351547

 

5. 如何将MicroBlaze输入时钟从差分时钟改为单输入

http://forums.xilinx.com/t5/%E5%B5%8C%E5%85%A5%E5%BC%8F%E5%B7%A5%E5%85%B7%E4%B8%8EIP/%E5%A6%82%E4%BD%95%E5%B0%86MicroBlaze%E8%BE%93%E5%85%A5%E6%97%B6%E9%92%9F%E4%BB%8E%E5%B7%AE%E5%88%86%E6%97%B6%E9%92%9F%E6%94%B9%E4%B8%BA%E5%8D%95%E8%BE%93%E5%85%A5/m...

 

6. Xilinx Vivado HLS中Floating-Point(浮点)设计编码风格与技巧 

 

尽管通常Fixed-Point(定点)比Floating-Point(浮点)算法的FPGA实现要更快,且面积更高效,但往往有时也需要Floating-Point来实现。这是因为…..

 http://forums.xilinx.com/t5/High-Level-Synthesis-HLS/Xilinx-Vivado-HLS%E4%B8%ADFloating-Point-%E6%B5%AE%E7%82%B9-%E8%AE%BE%E8%AE%A1%E7%BC%96%E7%A0%81%E9%A3%8E%E6%A0%BC%E4%B8%8E%E6%8A%80%E5%B7%A7/td-p/352811

 

 

7. 在Zynq上用MIG扩展内存(1)-XPS.

http://forums.xilinx.com/t5/%E5%B5%8C%E5%85%A5%E5%BC%8F%E5%B7%A5%E5%85%B7%E4%B8%8EIP/%E5%9C%A8Zynq%E4%B8%8A%E7%94%A8MIG%E6%89%A9%E5%B1%95%E5%86%85%E5%AD%98-1-XPS%E7%AF%87/td-p/352813

 

8. 在Zynq上用MIG扩展内存(2)-Vivado

http://forums.xilinx.com/t5/%E5%B5%8C%E5%85%A5%E5%BC%8F%E5%B7%A5%E5%85%B7%E4%B8%8EIP/%E5%9C%A8Zynq%E4%B8%8A%E7%94%A8MIG%E6%89%A9%E5%B1%95%E5%86%85%E5%AD%98-2-Vivado%E7%AF%87/td-p/352817

 

9: 7系列GTX 40G10G动态切换流程

http://forums.xilinx.com/t5/7%E7%B3%BB%E5%88%97FPGA/7%E7%B3%BB%E5%88%97GTX-40G10G%E5%8A%A8%E6%80%81%E5%88%87%E6%8D%A2%E6%B5%81%E7%A8%8B/td-p/354673

 

10: 使用S6GTP实现OC3接口

 

http://forums.xilinx.com/t5/7%E7%B3%BB%E5%88%97FPGA/%E4%BD%BF%E7%94%A8S6-GTP%E5%AE%9E%E7%8E%B0OC3%E6%8E%A5%E5%8F%A3/m-p/354675

 

11. 嵌入式系统的性能测试(1) – lmbench篇

http://forums.xilinx.com/t5/%E5%B5%8C%E5%85%A5%E5%BC%8F%E5%B7%A5%E5%85%B7%E4%B8%8EIP/%E5%B5%8C%E5%85%A5%E5%BC%8F%E7%B3%BB%E7%BB%9F%E7%9A%84%E6%80%A7%E8%83%BD%E6%B5%8B%E8%AF%95-1-lmbench%E7%AF%87/td-p/352869

 

12. 嵌入式系统的性能测试(2) – iozone篇

http://forums.xilinx.com/t5/%E5%B5%8C%E5%85%A5%E5%BC%8F%E5%B7%A5%E5%85%B7%E4%B8%8EIP/%E5%B5%8C%E5%85%A5%E5%BC%8F%E7%B3%BB%E7%BB%9F%E7%9A%84%E6%80%A7%E8%83%BD%E6%B5%8B%E8%AF%95-2-iozone%E7%AF%87/td-p/355585

 

13. 一种多芯片串行收发器纠偏方法

http://forums.xilinx.com/t5/%E7%BB%BC%E5%90%88%E6%8A%80%E6%9C%AF%E8%AE%A8%E8%AE%BA/%E4%B8%80%E7%A7%8D%E5%A4%9A%E8%8A%AF%E7%89%87%E4%B8%B2%E8%A1%8C%E6%94%B6%E5%8F%91%E5%99%A8%E7%BA%A0%E5%81%8F%E6%96%B9%E6%B3%95/m-p/355561

 

14. 编写高效Vivado HLS工程testbench的三个要素

http://forums.xilinx.com/t5/Vivado%E4%B8%93%E5%8C%BA/%E7%BC%96%E5%86%99%E9%AB%98%E6%95%88Vivado-HLS%E5%B7%A5%E7%A8%8Btestbench%E7%9A%84%E4%B8%89%E4%B8%AA%E8%A6%81%E7%B4%A0/td-p/358039

 

15. SFP+光模块接口设计调试优化方法

http://forums.xilinx.com/t5/%E7%BB%BC%E5%90%88%E6%8A%80%E6%9C%AF%E8%AE%A8%E8%AE%BA/SFP-%E5%85%89%E6%A8%A1%E5%9D%97%E6%8E%A5%E5%8F%A3%E8%AE%BE%E8%AE%A1%E8%B0%83%E8%AF%95%E4%BC%98%E5%8C%96%E6%96%B9%E6%B3%95/td-p/360315

共1条 1/1 1   
快速回复主题
  • 匿名不能发帖!请先 [ 登陆 注册 ]