BBS首页 » Xilinx » Xilinx » 关于使用V6的局部重配技术的一些问题

版主: 51FPGA

分享到：
共1条 1/1 1   

关于使用V6的局部重配技术的一些问题

    [您是本帖的第753位阅读者]
2007zoz
我是MM
高级会员

最后登陆时间：2015-01-27 12:24:32
直达楼层
1# 发表于 2015-05-05 22:56:20

我在PLANAHEAD中使用局部重配技术（ Partial Reconfiguration），为什么我对所画的BLOCK占用的资源足够多，为什么MAP的时候还是报错。而且必须要占用很大的空间似乎才可以

 

共1条 1/1 1   
快速回复主题
  • 匿名不能发帖！请先 [ 登陆 注册 ]