版主: 51FPGA

分享到:
共1条 1/1 1   

数字信号处理IP的误差舍入

    [您是本帖的第797位阅读者]
zhizihua209
我是MM
高级会员

最后登陆时间:2015-01-13 22:11:52

直达楼层
1# 发表于 2015-04-19 12:23:07

很多数字信号处理IP需要对中间结果舍入,比如乘法器,FIR滤波器,FFT,会产生位数宽的中间结果,有些工程师喜欢让IP输出高精结果,然后在代码中舍弃低位,这种做法是不好的:

1 IP有更高效的算法,比如DSP48E1本身集成了硬件误差舍入功能,不占用额外的逻辑资源。

2 占用额外资源,降低时序性能。coregen首先根据指定的参数产生相应的代码,然后逻辑综合,然后输出网表,如果IP的舍入误差参数是过宽的,那么map很难对最终网标进行物理综合优化,由此而造成资源浪费,降低时序性能。

 

因此, 作为一般建议,数字IP的输出位宽满足实际要求即可,让IP管理误差舍入。

共1条 1/1 1   
快速回复主题
  • 匿名不能发帖!请先 [ 登陆 注册 ]