最近用spartan3E系列的FPGA做一个自同步数据恢复的任务，然后搜到xapp224关于数据恢复的应用笔记，有些不清楚的所以前来求助。
假如发送端以80MHz的时钟发送数据（数据已经过8b10b编码）
应用笔记中使用DCM产生clk0、clk90，然后用它们的双沿进行采样，这和直接产生clk0、clk90、clk180、clk270进行采样有什么不同？
该数据恢复方法对一次接收数据的长度有限制吗？
关于约束方面：
    对输入数据信号的最大偏斜时间，约束在什么范围内合适呢？
    对时钟信号应该进行哪些约束？
    是否还应该进行其它约束？
以前除了引脚约束，从未做过其它约束，所以一片茫然。