我們目前在研究如何將我們的AHB design(包含Master/Slave)放進zynq中, 目前結果是CPU透過AXI to AHB bridge可以成功讀寫AHB slave,但AHB master使用Xilinx AHB to AXI bridge IP在寫入DDR時會發生decerr, 所以一直無法對DDR寫入,

附件是我們跑出來的波形

請你參考是否有我們沒注意到的地方, 謝謝.

AXI_BRESP皆回"3"(DecErr)decode error,寫入的位置也確認過是DDR沒有問題,

不知道有沒有人使用AHB to AXI bridge也有遇到一樣的問題?

謝謝

附件: