大家好,请教个问题:

          我最近在使用Xilinx的spartan6 上的PCIe接口,在同其中的AXI接口通信的时候.我遇到一个问题,手册中说需要tvalid tready同时为高来标识一个成功的DW传输,一般情况下这没有问题.但是如果在本次传输过程中,已经没有空间接受下一个tlp的时候,究竟应该在当前tlp传输的最后一个DW时候将ready置低,还是等待当前tlp全部传输完成再置低?

     如果在最后一个DW时候置低,好像和手册中所说的tvalid和tready同时为高才是有效数据相矛盾,如果不置低,那发送端看到tready还是高继续传输下一个tlp怎么办?

很困惑,想知道大家怎么处理的