版主: 51FPGA |
xilinx论坛
![]()
最后登陆时间:2015-03-19 10:58:07 |
更快、更有效的设计解决方案可以帮您实现性能目标。PlanAhead™ 提供了一个 RTL 到比特流设计流程,具有新的改进用户界面和项目管理功能。借助于 PlanAhead 软件,您可以通过查看实现和时序结果轻松地分析关键逻辑,并且利用布局规划、约束修改和多种实现工具选项进行有针对性的决策,从而提升设计性能。它具有大量的设计探索与分析特性,能够帮助您在 RTL 编码和综合与实现之间的进行折中。 |
共1条 1/1 1 |