新手求教：
     在FPGA的应用时，有时候需要多种不同频率或相位的时钟信号，一个DCM模块的输出无法满足，这时候需要多个DCM模块进行输出；
     那么如果一个时钟信号在几个不同的DCM中都有输出，这样做会不会有什么好处，是不是会提高时钟信号的精度？