版主: 51FPGA

分享到:
共1条 1/1 1   

[中文版] - WP451 新一代UltraScale架构的降耗技术

    [您是本帖的第838位阅读者]
xilinx论坛
我是MM
高级会员

最后登陆时间:2015-03-19 10:58:07

直达楼层
1# 发表于 2015-03-20 20:36:52

经济实惠、功能强大的便携式产品不断发展,推动无线和云端服务的融合。这种融合本身就是未来电信网络流量增长的关键推动力量。云计算和物联网被广泛视为互联网和互联网服务的下一步重大发展方向。许多市场和应用都需要大幅提升系统带宽和处理能力。

 

  • 有线网络解决方案从100 Gb/s多链路向400 Gb/s乃至1 Tb/s演进。
  • 数字视频应用的显示格式从1080p4KQuadHD)乃至8KSuper Hi-Vision)演进。
  • 无线网络从3GLTE Advanced乃至NxN LTE Advanced演进。


可编程器件的功耗成为器件选择的关键因素。不管着重考虑的是绝对功耗、可用性能、电池使用寿命、热挑战还是可靠性,功耗都是一个核心问题。UltraScale器件通过多重架构增强和创新可轻松解决上述所有问题,首先就是布线、时钟和逻辑结构。


赛灵思不断研究和实现众多不同功耗降低策略,包括工艺改进、架构修改、电压可调产品以及软件功耗优化策略等。在UltraScale器件规划中,要就所有这些策略对静态功耗、动态功耗和I/O功耗的影响进行评估。另外,还要对最新电源技术对实现方案上市时间、性能、软件和晶片面积的影响进行风险评估,这些因素都与成本密切相关。


本白皮书将介绍UltraScale器件的功耗问题,包括赛灵思选择的20SoC工艺、对功耗的有效改进、对所有赛灵思产品系列的作用以及涉及静态功耗、动态功耗和I/O功耗等功耗降低方面的架构创新与特性。

 

更多详情,请下载附件

新一代UltraScale架构.pdf

 

 

共1条 1/1 1   
快速回复主题
  • 匿名不能发帖!请先 [ 登陆 注册 ]