Zynq自定义AXI控制DDR

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » Zynq自定义AXI控制DDR

版主: 51FPGA

分享到：

共1条 1/1 1

Zynq自定义AXI控制DDR

[您是本帖的第873位阅读者]

pingis58

我是GG: 高级会员

最后登陆时间：2015-01-28 14:28:03

直达楼层
1^# 发表于 2014-11-19 10:39:33

与PS由AXI Lite控制。AXI4 读写DDR，请问添加AXI4部分的协议与添加普通IP核信号线一样吗。

还有仿真应该如何进行，主要是AXI Lite这块不知道在仿真时候如何处理。

pingis58。

共1条 1/1 1