Xilinx|
版主: 51FPGA |
UCF文件中差分引脚| DIFF_TERM =
[您是本帖的第3135位阅读者]|
simonmao8385
最后登陆时间：2014-12-08 13:00:36 |
【村民】 Ｑ＂． 在插个问题 NET adc_clk_in_p LOC = "L18" | DIFF_TERM = "TRUE" | IOSTANDARD = "LVDS_25"; UCF文件中差分引脚| DIFF_TERM = "TRUE" | 这个去掉会不会有什么影响啊，这个是什么功能啊
【干部】成都-yuanxg
最好不要去掉 LVDS负载使用
【村民】 Ｑ＂．
不去掉的话 编译 会跟同一bank
设置冲突啊
同一个bank的引脚有的要用差分有的不用，是不是电平一样就可以啊》？现在卡在这了
【干部】菜头
vivado才出来两年吗?
【村民】 Ｑ＂． Report generated.Report generation completed. xilperl d:/Xilinx/14.4/ISE_DS/EDK/data/fpga_impl/observe_par.pl -error yes implementation/system.par Analyzing implementation/system.par Done! 试过了不知道是不是因为这个的原因 生不成system.bit的文件，导入到SDK也不行，但是没有报错
【村民】 Ｑ＂．
嗯 好像是 2012年出来的
【干部】菜头
在fedora上使用vivado不能用,
虽然能安装
没提示错误，直接来一个synthesis failed
|
|
此帖由simonmao8385于2014-10-17 15:59:50最后编辑
|
|
| 共1条 1/1 1 |