Xilinx|
版主: 51FPGA |
DDR3挂在PS下，PL逻辑端怎么样能访问到DDR呢
[您是本帖的第1224位阅读者]|
youngsterzhu
最后登陆时间：2014-11-08 14:38:02 |
YoungsterZhu DDR3挂在PS下，PL逻辑端怎么样能访问到DDR呢
那如果PL端不小心改写了PS管理的内存地址数据，这样不是很容易造成PS端系统出问题么
PS端有没对内存进行保护呢
【村长】上海-EEPROM
人为的把他们俩分开
【知青】YoungsterZhu
我想拜读下这几篇博文吧
一直对这个问题不太明白
【村长】上海-EEPROM
一条路有双向对行车道，左边的车可以去右边，右边的车可以去左边，但是为什么左边的车不去右边，右边的车不去左边呢
【知青】YoungsterZhu
就是这个问题啊，不小心驶入到了对方车道，就会出问题了啊
【知青】YoungsterZhu
需要中间的护栏保护啊
【知青】YoungsterZhu
指望大家都守规则不是最保险的做法吧 我的意思是有没像操作系统那样的对各自的内存空间做保护
【村长】上海-EEPROM
那就得你自己实现了
【知青】YoungsterZhu
毕竟逻辑的东西比较底层，能直接操作硬件资源 还有一个问题，在PL端是不带DDR硬核控制器？ ZYNQ器件
【村长】上海-EEPROM
但是我觉得不用太担心，你写哪些地址是自己控制的,不带,如果需要的话得加mig
【知青】YoungsterZhu
AXI接口？
【村长】上海-EEPROM
可以是
【知青】YoungsterZhu
仲裁要自己做吗
【知青】YoungsterZhu
还是有IP核
【知青】YoungsterZhu
ZYNQ是有上电时序要求是吧
【干部】长沙-不争
上电有时序要求
【知青】YoungsterZhu
先低后高是吧
求大神解答
|
|
此帖由EEPW于2014-10-13 09:48:13最后编辑
|
|
| 共1条 1/1 1 |