版主: 51FPGA |
chenyh
![]()
最后登陆时间:2014-09-26 14:27:57 |
请问下大家,Zynq的PL与PS通信除了用AXI总线的方式外,可否用双口RAM的方式呢? 或FIFO读写的方式?
有没有用AXI_HP作为通信口的呀
或者是自己定义个AXI外设?有做过的同学,帮下忙哈 |
此帖由EEPW于2014-09-26 14:56:18最后编辑
|
|
共1条 1/1 1 |