版主: 51FPGA |
lingyikong
最后登陆时间:2013-06-19 21:49:51 |
|
此贴由lingyikong于2013-05-20 20:56:32最后编辑
|
|
HXW718059156
最后登陆时间:2015-01-15 19:53:15 |
用pll来分频,选择零相位延迟
|
http://lxr.free-electrons.com/。 |
|
lingyikong
最后登陆时间:2013-06-19 21:49:51 |
|
HXW718059156
最后登陆时间:2015-01-15 19:53:15 |
如果你是Altera的FPGA器件就是PLL单元,若使用的是Xilinx的FPGA器件则对应为DCM单元,这是FPGA特有是时钟资源 |
http://lxr.free-electrons.com/。 |
|
shun333
最后登陆时间:2015-01-18 16:37:51 |
500ms的延时有点大,加个计时器吧:50MHz时钟一直产生,但只在计时器达到500ms后产生使能信号时输出50mHz时钟。 可以达到500ms延时的目的,使用计时器的寄存器也不超过32个 |
If not me,who? IF not now,When? 。 |
|
winthony
最后登陆时间:2014-12-10 11:58:59 |
计数器,延时500ms |
共6条 1/1 1 |