用mig进行ddr2控制仿真时phy_init

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 用mig进行ddr2控制仿真时phy_init_done未拉高

版主: 51FPGA

分享到：

共1条 1/1 1

用mig进行ddr2控制仿真时phy_init_done未拉高

[您是本帖的第1566位阅读者]

leoliu123

我是GG: 高级会员

最后登陆时间：2013-08-17 10:41:36

直达楼层
1^# 发表于 2013-04-19 19:05:24

我在做mig仿真时，没有用他的testbench，自己写了一个，但是我一直未能检测到phy_init_done拉高，我的理解是只要给了mig一个clk和rst信号，即使其他信号无效，也应该能检测到phy_init_done信号拉高。不知道我这样的理解有错吗？还是需要其他的操作。请指教（我用的是v6的，ise13.4仿真工具）

关键词：ddr2 mig

回复
回复本帖

共1条 1/1 1