关于加法器进位链

论坛分类

版主: 51FPGA

分享到：

共4条 1/1 1

[您是本帖的第1837位阅读者]

zby199088

最后登陆时间：2013-12-13 21:19:34

直达楼层
1^# 发表于 2013-03-05 14:13:33

正在学习fpga，关于加法器进位链有些疑问，调用加法器的IP核是使用了进位链的，自己写的加法器布局布线后就没有使用进位链，这是为什么啊，怎么设计加法器才能使用slice中的进位链呢，求助。。

关键词：关于加法器进位

博雅。

soapee

最后登陆时间：2014-07-25 17:03:45

2^# 发表于 2013-04-22 19:05:18

估计是你写的加法器被编译器综合掉了！想办法引入一些动态的接口来扰乱编译器！

zby199088

最后登陆时间：2013-12-13 21:19:34

3^# 发表于 2013-05-05 10:52:50

怎么设置动态接口呢？

博雅。

啸风

最后登陆时间：2015-01-28 20:37:59

4^# 发表于 2013-05-05 10:56:40

zby199088的原帖
怎么设置动态接口呢？

楼主回复2··········n楼的时候，请点击回复本帖，不然给你回复的网友看不到你的回复。

一粒沙里看世界。

共4条 1/1 1