关于FPGA与DSP之间的SPI通信，大家帮帮忙啊，搞不懂了

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 关于FPGA与DSP之间的SPI通信，大家帮帮忙啊，搞不懂了

版主: 51FPGA

分享到：

共3条 1/1 1

关于FPGA与DSP之间的SPI通信，大家帮帮忙啊，搞不懂了

[您是本帖的第1837位阅读者]

HADIST

我是GG: 高级会员

最后登陆时间：2012-12-07 22:50:36

直达楼层
1^# 发表于 2012-11-11 22:37:54

DSP与FPGA之间的通信有下面这段代码：
always @(posedge clk)
SCKr <= {SCKr[1:0], SCK};
wire SCK_risingedge = (SCKr[2:1]==2'b01);

其中clk是FPGA的全局时钟，SCK是FPGA与DSP之间是SPI时钟；
每次判断SPI的时钟上升沿用这样的办法：
if (SCK_risingedge)；
请问这是为什么啊？
为什么不直接将SCK作为SPI通信模块的敏感信号呢？

关键词：关于间的通信大家帮帮忙不懂

.。。。。。。。。。。。。。。。。。。。

RE: 关于FPGA与DSP之间的SPI通信，大家帮帮忙啊，搞不懂了

枯藤

我是GG: 高级会员

最后登陆时间：2014-07-04 19:41:26

2^# 发表于 2013-04-24 17:56:32

这样是一样的！！一个人的写法不一样而已！！

努力就会有收获，不努力就得饿死！！。

RE: 关于FPGA与DSP之间的SPI通信，大家帮帮忙啊，搞不懂了

枯藤

我是GG: 高级会员

最后登陆时间：2014-07-04 19:41:26

3^# 发表于 2013-04-24 17:57:11

再说他只是采一下SCK的上升沿而已！！

努力就会有收获，不努力就得饿死！！。

共3条 1/1 1