关于fpga设计中的异步双时钟切换

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 关于fpga设计中的异步双时钟切换

版主: 51FPGA

分享到：

共7条 1/1 1

关于fpga设计中的异步双时钟切换

[您是本帖的第2778位阅读者]

枯藤

我是GG: 高级会员

最后登陆时间：2014-07-04 19:41:26

直达楼层
1^# 发表于 2012-08-13 09:27:08

我在设计中遇到一个异步双时钟切换的问题：
有两个时钟，clk1和clk2，同样的都是50M,但是clk2优先级比较高，并且希望在程序运行中可以进行热插拔切换，即在程序运行后停一段时间后，插上或者拔掉clk2，
切换时我使用了bufgmux进行切换，但是不可以热插拔，自己不能解决希望高手指教？？？？？

关键词：关于设计中的异步时钟切换

努力就会有收获，不努力就得饿死！！。

RE: 关于fpga设计中的异步双时钟切换

花花1098

我是GG: 高级会员

最后登陆时间：2014-11-02 21:22:03

2^# 发表于 2012-08-13 23:31:54

对FPGA不了解喔

sundy-lin。

RE: 关于fpga设计中的异步双时钟切换

HXW718059156

我是GG: 高级会员

最后登陆时间：2015-01-15 19:53:15

3^# 发表于 2012-08-14 00:00:50

不知LZ具体啥意思，我的理解是有连个时钟源，但一个时刻只有一个接入系统，但是你想它们能够自动切换，成为系统的驱动始终，是吗？
如果是这样的话，你就需要用组合逻辑电路来检测时钟源的切换，而不能用顺序逻辑来检测

http://lxr.free-electrons.com/。

RE: 关于fpga设计中的异步双时钟切换

jeffreychen

性别保密: 高级会员

最后登陆时间：2014-08-30 18:41:21

4^# 发表于 2012-08-14 10:34:50

應該再說得詳細一些若你的 CLK1 總是存在的話就可使用 CLK1 去做偵測 CLK2 是否存在 =＞若 CLK1 存在，就將 Global CLK 換在 CLK1 若不存在，就將 Global CLK 設為 CLK2

jeffrey。

此贴由jeffreychen于2012-08-14 10:37:04最后编辑

RE: 关于fpga设计中的异步双时钟切换

juyong3

我是GG: 高级会员

最后登陆时间：2013-12-20 14:45:56

5^# 发表于 2012-09-28 12:56:28

找个工作这尼玛难草

ok。

RE: 关于fpga设计中的异步双时钟切换

TanChen

我是GG: 高级会员

最后登陆时间：2013-03-13 09:36:38

6^# 发表于 2012-11-08 13:18:40

首先，你的芯片应该要支持热插拔；

其次注意你的设计中对时钟的处理，不能出现被干扰后不能恢复的现象。

TanChen。

RE: 关于fpga设计中的异步双时钟切换

枯藤

我是GG: 高级会员

最后登陆时间：2014-07-04 19:41:26

7^# 发表于 2013-04-24 18:15:16

谢谢！！有些道理！！

努力就会有收获，不努力就得饿死！！。

共7条 1/1 1