BBS首页 » Xilinx » Xilinx » 采用分区技术的增量设计重用（中文版）

版主: 51FPGA

分享到：
共1条 1/1 1   

采用分区技术的增量设计重用（中文版）

    [您是本帖的第1586位阅读者]
Rancho
我是GG
高级会员

最后登陆时间：2015-01-14 09:17:39
直达楼层
1# 发表于 2012-06-19 10:46:18

本应用指南就在增量设计流程中使用分区技术进行了讨论。 建议将逻辑密度高的模块实例、时序关键通路或时序关键模块实例划归为分区。

c_xapp918.pdf




关键词：采用    分区    技术    增量    设计    重用    中文版    

Rancho。
共1条 1/1 1   
快速回复主题
  • 匿名不能发帖！请先 [ 登陆 注册 ]