本应用指南介绍了构建一个可用于决定DDR存储器反馈时钟的最佳相移系统的方法。 在该系统中，DDR存储器由附在OPB或PLB上的控制器控制，在嵌入式微处理器应用中使用。 该参考系统还使用了一个使系统输出时钟相位可以在系统运行时改变的DCM，以及一个用来控制相移的GPIO核心。 GPIO输出由可以在PPC或MicroBlaze™微处理器上运行的软件应用程序控制。

xapp806.pdf