首 页
高端访谈
焦点新闻
技术文章
参考设计
Steve专栏
Ally专栏
设计经验
业话
Xilinx Wiki
推荐视频
培训
资源
论坛
分类
Xilinx
Xilinx
Zynq
开发工具与评估板
生态系统与中间件
活动与其他
硬件优化
软件智能
BBS首页
»
Xilinx
»
Xilinx
»
FIR Compiler IP Core问题求助
版主: 51FPGA
分享到:
帖子主题
发帖人
共11条 2/2
«
1
2
RE: FIR Compiler IP Core问题求助
wwmumu
性别保密
高级会员
最后登陆时间:
2012-12-12 18:59:26
11
#
发表于
2012-04-18 16:45:07
找到问题了,滤波器没有问题,是我的采集软件因为按字节读出48位数据后重组时,由于隐式转换限制在了int变量32位的缘故。天啦,一个这么小的问题困扰了我好些天。
谢谢
dreamjsc
好心答复。
此贴由wwmumu于2012-04-18 19:37:15最后编辑
回复
回复本帖
共11条 2/2
«
1
2
快速回复主题
用户名:
匿名不能发帖!请先 [
登陆
注册
]
标题:
内容: