关于xilinx嵌入式设计的问题？

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 关于xilinx嵌入式设计的问题？

版主: 51FPGA

分享到：

共3条 1/1 1

关于xilinx嵌入式设计的问题？

[您是本帖的第2050位阅读者]

twasdr

我是GG: 高级会员

最后登陆时间：2014-08-04 10:17:26

直达楼层
1^# 发表于 2011-09-05 08:42:05

有人用过EDK中的vdma模块的么？当中有些问题需要请教？

关键词：关于 xilinx 嵌入式设计问题

无。

RE: 关于xilinx嵌入式设计的问题？

twasdr

我是GG: 高级会员

最后登陆时间：2014-08-04 10:17:26

2^# 发表于 2011-09-05 11:28:20

不是V4的，用的是SP6。。。内嵌Microblaze处理器，然后加载的AXI-VDMA模块，用SDK配置VDMA模块的寄存器，定义了Vsize为100lines，Hsize为100bytes，在Fsync模式下，但最后显示的数据为Vsize为200lines，Hsize为100bytes。。。不知为何？

无。

RE: 关于xilinx嵌入式设计的问题？

twasdr

我是GG: 高级会员

最后登陆时间：2014-08-04 10:17:26

3^# 发表于 2011-09-05 14:00:05

你可以查看一下VDMA的数据手册，在XPS里没有Vsize和Hsize的配置参数，要想配置他们应加载模块后，用SDK写它本身对应的寄存器做配置。

无。

共3条 1/1 1