BBS首页 » Xilinx » Xilinx » V5 和V4 在ISE 10.1中的IP核问题

版主: 51FPGA

分享到：
共2条 1/1 1   

V5 和V4 在ISE 10.1中的IP核问题

    [您是本帖的第2463位阅读者]
linuxp
我是GG
高级会员

最后登陆时间：2013-11-04 23:11:42
直达楼层
1# 发表于 2011-07-14 21:47:52
为什么Virtex 4 的FPGA在ISE10.1中有除法器的IP核，而用Virtex5的片子就不能用除法器IP核了？怎么解决这个问题呢？


关键词：中的    问题    

linuxp。

RE: V5 和V4 在ISE 10.1中的IP核问题

linuxp
我是GG
高级会员

最后登陆时间：2013-11-04 23:11:42
2# 发表于 2011-07-30 11:04:41
你好，V5是支持除法器的，我换成ISE13.1之后就可以使用了，谢谢你

linuxp。
共2条 1/1 1   
快速回复主题
  • 匿名不能发帖！请先 [ 登陆 注册 ]