BBS首页 » Xilinx » Xilinx » ise生成IP核例化提示错误

版主: 51FPGA

分享到：
共1条 1/1 1   

ise生成IP核例化提示错误

    [您是本帖的第2766位阅读者]
kangwuwei
我是GG
高级会员

最后登陆时间：2015-01-17 13:59:27
直达楼层
1# 发表于 2011-06-23 11:24:58
我用 ISE生成了2个 FIFO，在编译的时候 其中一个提示：ERROR:HDLCompilers:87 - "sdfifo.v" line 87 Could not find module/primitive 'wrfifo'。是什么原因造成的？


关键词：生成    核例    提示    错误    

kangwuwei。
共1条 1/1 1   
快速回复主题
  • 匿名不能发帖！请先 [ 登陆 注册 ]