如题，我用MIG3.6生成了一个DDR2控制器，里面有一个example design，把里面的文件导入工程后，仿真编译出错，但另一个user design直接导入工程就可以仿真使用。那个example design应该怎么使用呢，还有就是如何按照自己的需求修改生成的仿真文件呢，谢谢！


关键词：如何    使用    MIG3.6    生成    example    d    

用的是ISE12.3的，里面自带的MIG。我用的是ISE自带的仿真器，把user design里面的仿真文件导入就能进行行为仿真，但导入example design里的仿真文件运行就会出这样的错：

ERROR:Simulator:778 - Static elaboration of top level Verilog design unit(s) in library work failed

user guide也看过了，里面就说把文件添加进去就行。。

你之前用的MIG2.1里面，example design和user design里面的东西有什么不同吗？

我把sim文件夹里的仿真文件都导进去了，如上面的图，也没有显示哪一个模块的缺失。把RTL文件夹里的也导入了还是不行。但user design里面的导入sim文件夹里的就可以。