BBS首页 » Xilinx » Xilinx » usb_verilog 有很详细的英文说明，外添一份大连理工的论文，一起看包你完

版主: 51FPGA

分享到：
共2条 1/1 1   

usb_verilog 有很详细的英文说明，外添一份大连理工的论文，一起看包你完全理解usb,最后是usb_jtag 的verilog状态机

    [您是本帖的第2878位阅读者]
dongzhiL332
我是GG
高级会员

最后登陆时间：2011-05-17 22:19:44
直达楼层
1# 发表于 2010-09-28 11:45:32

用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机.rarVERILOG_USB2.0 IP_all_information.part1.rarVERILOG_USB2.0 IP_all_information.part2.rarVERILOG_USB2.0 IP_all_information.part3.rarVERILOG_USB2.0 IP_all_information.part4.rar




关键词：verilog    有很    细的    英文    说明    外添    一份    

白天不能太花钱。

RE: usb_verilog 有很详细的英文说明，外添一份大连理工的论文，一起看包你完全理解usb,最后是usb_jtag 的verilog状态机

dongzhiL332
我是GG
高级会员

最后登陆时间：2011-05-17 22:19:44
2# 发表于 2010-09-28 11:48:50

usb_verilog 有很详细的英文说明，外添一份大连理工的论文，一起看包你完全理解usb,最后是usb_jtag 的verilog状态机。学习USB的好东西自己顶，尤其是里面的英文usb_doc，欢迎

白天不能太花钱。
共2条 1/1 1   
快速回复主题
  • 匿名不能发帖！请先 [ 登陆 注册 ]