首 页
高端访谈
焦点新闻
技术文章
参考设计
Steve专栏
Ally专栏
设计经验
业话
Xilinx Wiki
推荐视频
培训
资源
论坛
分类
Xilinx
Xilinx
Zynq
开发工具与评估板
生态系统与中间件
活动与其他
硬件优化
软件智能
BBS首页
»
Xilinx
»
Xilinx
»
关于使用VIVADO的仿真问题
版主: 51FPGA
分享到:
帖子主题
发帖人
共2条 1/1
1
关于使用VIVADO的仿真问题
[您是本帖的第
1574
位阅读者]
taoger
我是GG
高级会员
最后登陆时间:
2017-03-03 15:42:09
直达楼层
1
#
发表于
2017-03-03 15:31:05
在运行behavior simulatioin之后出现了结果,并且synthesis和implementation都可以顺利完成,但是当运行两种post-simulation结果和behavior的一模一样。不是应该有延时出现的吗?还希望予以解答,非常感谢
关键词:
仿真结果
回复
回复本帖
RE: 关于使用VIVADO的仿真问题
taoger
我是GG
高级会员
最后登陆时间:
2017-03-03 15:42:09
2
#
发表于
2017-03-06 15:55:31
18463101022
的原帖
路径有延时,时钟默认没有建立时间和保持时间
没太明白您的意思,我要怎么看是否有延迟呢
回复
回复本帖
共2条 1/1
1
快速回复主题
用户名:
匿名不能发帖!请先 [
登陆
注册
]
标题:
内容: