xilinx SPARTAN6的时钟输出质量问题

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » xilinx SPARTAN6的时钟输出质量问题

版主: 51FPGA

分享到：

共1条 1/1 1

xilinx SPARTAN6的时钟输出质量问题

[您是本帖的第1474位阅读者]

100201452

我是MM: 高级会员

最后登陆时间：2015-01-13 22:06:31

直达楼层
1^# 发表于 2015-08-02 20:58:03

输出时钟频率为200Mhz，高电平只有2V，低电平有1V，时钟输出已经配置为ODDR2，也采用了REG类型，电平就是达不到要求，管脚配置为NET "vout_pclk" LOC = A8 | IOSTANDARD = "LVCMOS33" | OUT_TERM = UNTUNED_50; 去掉输出内部端接50R，现象一样，求助大家了！

回复
回复本帖

共1条 1/1 1