首 页
高端访谈
焦点新闻
技术文章
参考设计
Steve专栏
Ally专栏
设计经验
业话
Xilinx Wiki
推荐视频
培训
资源
论坛
分类
Xilinx
Xilinx
Zynq
开发工具与评估板
生态系统与中间件
活动与其他
硬件优化
软件智能
BBS首页
»
Xilinx
»
Xilinx
»
Virtex II 回读数据不正确
版主: 51FPGA
分享到:
帖子主题
发帖人
共1条 1/1
1
Virtex II 回读数据不正确
[您是本帖的第
2079
位阅读者]
江疯逐月
我是GG
高级会员
最后登陆时间:
2012-01-01 13:39:58
直达楼层
1
#
发表于
2009-10-16 22:25:19
各位ALL们好...我用CPLD(XC2C256)对FPGA(XC2V1000)进行回读,SELECTMAP方式进行读取,完全按照文档的时序及RBB的命令进行的读取,但无论怎么读都是返回的"F8".很奇怪..另外FPGA的数据线是不是应该和CPLD的输出高低位相反呀....大侠们快救我!
关键词:
Virtex
回读
数据
不正确
回复
回复本帖
共1条 1/1
1
快速回复主题
用户名:
匿名不能发帖!请先 [
登陆
注册
]
标题:
内容: