hi，大家好，

    我有个问题请教：xc6slx9，在上电配置FPGA的时候，发现一部分IO脚（102~97脚，83，82脚）的状态很奇怪，出现几十kHz类似时钟的信号在fgpa配置完成后，这么IO又正常了，是什么原因呢？能让这些脚在fpga配置过程中都保持低电平吗？