BBS首页 » Xilinx » Xilinx » 用MIG为A7 XC7A75T fpga 生成ddr3 IP核的问题

版主: 51FPGA

分享到：
共1条 1/1 1   

用MIG为A7 XC7A75T fpga 生成ddr3 IP核的问题

    [您是本帖的第1768位阅读者]
jjjjjjjjkkk
我是MM
高级会员

最后登陆时间：2015-01-13 22:05:28
直达楼层
1# 发表于 2015-07-13 22:28:51
硬件设计上只用了BANK34来为DDR3做为接口，ddr3芯片上直接把cs_n拉到地并未连接到fpga，bank34的引脚用光。用MIG生成IP核时必须要有cs_n,所以不能只用bank34生成ip核，此时必须把数据的8位分配到另一个bank 有没有方法解决这个问题？
共1条 1/1 1   
快速回复主题
  • 匿名不能发帖！请先 [ 登陆 注册 ]