如题： 一个新手的一些疑惑！

1、使用system verilog ,可以直接的使用xilinx或altera的集成环境仿真和生成最终的下载代码吗？？（只要被测试和验证的代码是“可综合”的就行。）
2、使用system  c, 被测试和验证的代码也是“可综合”的（对于system c 来说），但问题是能不能被xilinx或altera 的集成环境支持和最终生成下载代码吗？？ 如果不能，是不是还是要将尽管“可综合” 的 system c 代码重新在编写成 基本的VERILOG吗？？！
3、不知道我的表达清楚了没有？？！！ 谢谢！！！