版主: 51FPGA |
Holyphone
![]()
最后登陆时间:2009-06-25 09:17:41 |
项目名称:任意分频系数小数分频器 10*(1/f2)=7*7*(1/f1)+3*8*(1/f1) 化简得f2=f1/7.3,从而实现对输入频率f1的7.3分频。 控制器可用一个累加器在每个大周期不断对分频系数的小数部分(如上例中的0.3)进行累加,如0.3、0.6、0.9、1.2,当累加器的数值超过1时,就溢出,此时分频器将由N分频变到N+1分频,然后累加器再从0.2开始累加,0.2、0.5、0.8、1.1,到达下一次的溢出,如此不断的循环,完成分频功能。 上述的分频方法存在的不足之处就是输入信号与输出信号的相位差回不断的扩大,在对相位信息要求比较严格的应用场合,就会因为引入的相位噪声而有一定的缺陷。当时用∑_△调制的方法就可以很好的解决这个问题。原来的控制器改为用∑_△调制控制即可。其实∑_△调制也就是用多级原始累加器级联构成的。 通用小数分频器的技术特点就是要对任何的分频系数输入,控制器都要作出完全正确的时序控制,达到正确分频,从而实现小数分频的目的。 需求信息: 相关文档及源代码: 关键词:任意 系数 小数 频器 |
共1条 1/1 1 |