首 页
高端访谈
焦点新闻
技术文章
参考设计
Steve专栏
Ally专栏
设计经验
业话
Xilinx Wiki
推荐视频
培训
资源
论坛
分类
Xilinx
Xilinx
Zynq
开发工具与评估板
生态系统与中间件
活动与其他
硬件优化
软件智能
BBS首页
»
Xilinx
»
Xilinx
»
DDR2读数据方式选择
版主: 51FPGA
分享到:
帖子主题
发帖人
共1条 1/1
1
DDR2读数据方式选择
[您是本帖的第
1744
位阅读者]
gxiaob
我是GG
高级会员
最后登陆时间:
2012-10-09 09:16:57
直达楼层
1
#
发表于
2012-08-28 17:16:11
DDR2在读控制中,ECC-enable和non-ECC两种方式,ECC_enable模式中使用的是FIFO36_72,而non-ECC模式中读数据直接使用触发器锁存,请问哪种方式更好一点?
关键词:
数据
方式
选择
低调。
回复
回复本帖
共1条 1/1
1
快速回复主题
用户名:
匿名不能发帖!请先 [
登陆
注册
]
标题:
内容: