|
gxiaob
- 我是GG
-
高级会员
最后登陆时间：2012-10-09 09:16:57
|
1#
发表于 2012-02-21 15:36:49
大家好！有没有熟悉virtex5的啊，对RAMB36不了解，下面是DDR2地址产生模块的一段参考程序，谁知道它的功能呢？麻烦详细解释一下，谢谢！
RAMB36 #
(
.READ_WIDTH_A (36),
.READ_WIDTH_B (36),
.DOA_REG (1),
.INIT_00 (RAM_INIT_00),
.INIT_01 (RAM_INIT_01),
.INIT_02 (RAM_INIT_02),
.INIT_03 (RAM_INIT_03),
.INIT_04 (RAM_INIT_04),
.INIT_05 (RAM_INIT_05),
.INIT_06 (RAM_INIT_06),
.INIT_07 (RAM_INIT_07),
.INITP_00 (RAM_INITP_00)
)
u_wr_rd_addr_lookup
(
.CASCADEOUTLATA (),
.CASCADEOUTLATB (),
.CASCADEOUTREGA (),
.CASCADEOUTREGB (),
.DOA (ramb_dout[31:0]),
.DOB (),
.DOPA (ramb_dout[35:32]),
.DOPB (),
.ADDRA (ramb_addr),
.ADDRB (16'h0000),
.CASCADEINLATA (),
.CASCADEINLATB (),
.CASCADEINREGA (),
.CASCADEINREGB (),
.CLKA (clk),
.CLKB (clk),
.DIA (32'b0),
.DIB (32'b0),
.DIPA (4'b0),
.DIPB (4'b0),
.ENA (1'b1),
.ENB (1'b1),
.REGCEA (1'b1),
.REGCEB (1'b1),
.SSRA (1'b0),
.SSRB (1'b0),
.WEA (4'b0000),
.WEB (4'b0000)
); |
关键词： RAMB36
|
Xilinx
