数字钟Verilog程序

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 数字钟Verilog程序

版主: 51FPGA

分享到：

共120条 9/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

RE: 数字钟Verilog程序

caojiweibi

我是GG: 高级会员

最后登陆时间：2014-12-02 15:01:52

81^# 发表于 2014-12-02 15:02:11

啊啊啊啊啊啊啊啊啊啊啊啊啊

RE: 数字钟Verilog程序

Shirleyyaya

我是MM: 高级会员

最后登陆时间：2014-12-06 23:40:57

82^# 发表于 2014-12-06 23:45:33

丁丁丁丁丁

RE: 数字钟Verilog程序

风之超

性别保密: 高级会员

最后登陆时间：2015-01-25 14:32:25

83^# 发表于 2014-12-07 11:04:17

辛苦了，收了！

RE: 数字钟Verilog程序

ylllllllllj

我是GG: 高级会员

最后登陆时间：2016-12-02 11:15:49

84^# 发表于 2016-12-02 10:44:30

hao

RE: 数字钟Verilog程序

yypeng

我是GG: 高级会员

最后登陆时间：2016-12-21 15:39:14

85^# 发表于 2016-12-21 22:09:19

当年我也做过，不过，还是想下载下来看下

RE: 数字钟Verilog程序

麦克雷斯

我是GG: 高级会员

最后登陆时间：2017-02-24 14:22:42

86^# 发表于 2017-02-24 14:09:50

学习

RE: 数字钟Verilog程序

babypand

我是MM: 普通会员

最后登陆时间：2017-03-21 22:36:15

87^# 发表于 2017-03-21 22:41:03

dreamjsc的原帖

下面是数字钟的要求，大牛们就不用看这种入门级的程序了，适合于FPGA或Verilog的初学者！

数字钟

要求：

1．输入10HZ的时钟；（提示：对已有kHz频率时钟进行分频）

2．能显示时、分、秒，24小时制；

4．时和分有校正功能；即能修改时、分的值。

5．可以整点报时，喇叭响两秒；

6．可设定夜间某个时段不报时；

注意：硬件资源的节约，否则器件内资源会枯竭。

包括：设计方案，verilog程序与仿真结果

下面是程序，回复可见！
[hid]
DigitalWatch.rar
[/hid]

谢谢楼主

RE: 数字钟Verilog程序

ypchenkelly

我是MM: 高级会员

最后登陆时间：2017-03-29 13:00:37

88^# 发表于 2017-03-29 13:03:48

dreamjsc的原帖

下面是数字钟的要求，大牛们就不用看这种入门级的程序了，适合于FPGA或Verilog的初学者！

数字钟

要求：

1．输入10HZ的时钟；（提示：对已有kHz频率时钟进行分频）

2．能显示时、分、秒，24小时制；

4．时和分有校正功能；即能修改时、分的值。

5．可以整点报时，喇叭响两秒；

6．可设定夜间某个时段不报时；

注意：硬件资源的节约，否则器件内资源会枯竭。

包括：设计方案，verilog程序与仿真结果

下面是程序，回复可见！
[hid]
DigitalWatch.rar
[/hid]

RE: 数字钟Verilog程序

樊忆随想

我是GG: 高级会员

最后登陆时间：2016-06-29 09:49:21

89^# 发表于 2017-04-07 11:50:40

谢谢lz

RE: 数字钟Verilog程序

ahawdy

我是MM: 高级会员

最后登陆时间：2017-12-30 18:01:53

90^# 发表于 2017-12-30 17:47:16

谢楼主

共120条 9/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »