数字钟Verilog程序

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 数字钟Verilog程序

版主: 51FPGA

分享到：

共120条 8/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

RE: 数字钟Verilog程序

Mockingbird

我是GG: 高级会员

最后登陆时间：2014-11-26 21:44:37

71^# 发表于 2014-05-23 20:06:02

dreamjsc的原帖

下面是数字钟的要求，大牛们就不用看这种入门级的程序了，适合于FPGA或Verilog的初学者！

数字钟

要求：

1．输入10HZ的时钟；（提示：对已有kHz频率时钟进行分频）

2．能显示时、分、秒，24小时制；

4．时和分有校正功能；即能修改时、分的值。

5．可以整点报时，喇叭响两秒；

6．可设定夜间某个时段不报时；

注意：硬件资源的节约，否则器件内资源会枯竭。

包括：设计方案，verilog程序与仿真结果

下面是程序，回复可见！
[hid]
DigitalWatch.rar
[/hid]

非常感谢，很需要

RE: 数字钟Verilog程序

bxa2012

我是GG: 高级会员

最后登陆时间：2014-06-02 19:43:28

72^# 发表于 2014-06-02 19:43:22

看看

RE: 数字钟Verilog程序

709873055

我是GG: 高级会员

最后登陆时间：2014-06-04 20:11:02

73^# 发表于 2014-06-04 20:11:17

非常感谢楼主

RE: 数字钟Verilog程序

chenkezheng

我是GG: 高级会员

最后登陆时间：2014-06-05 14:22:06

74^# 发表于 2014-06-05 14:22:38

顶一个

RE: 数字钟Verilog程序

fielee

我是MM: 高级会员

最后登陆时间：2014-06-28 14:29:38

75^# 发表于 2014-06-28 14:31:36

sddcd

RE: 数字钟Verilog程序

白痴猪

我是GG: 高级会员

最后登陆时间：2014-06-29 09:55:07

76^# 发表于 2014-06-29 09:56:14

谢谢分享

RE: 数字钟Verilog程序

qisiqisi

性别保密: 高级会员

最后登陆时间：2014-07-13 12:57:19

77^# 发表于 2014-07-13 12:58:32

么么哒~~~

RE: 数字钟Verilog程序

Eriss

我是GG: 高级会员

最后登陆时间：2015-01-04 20:54:51

78^# 发表于 2014-10-15 15:11:13

赞！！！

Eriss。

RE: 数字钟Verilog程序

gigicookie

性别保密: 高级会员

最后登陆时间：2014-11-14 07:37:04

79^# 发表于 2014-10-29 18:20:19

谢谢楼主

RE: 数字钟Verilog程序

scuteer

我是MM: 高级会员

最后登陆时间：2014-12-01 18:40:18

80^# 发表于 2014-12-01 18:20:48

可以看看吗

共120条 8/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »