版主: 51FPGA |
tanyushuang727
最后登陆时间:2012-12-14 10:41:11 |
|
新来的,请多关照~。 |
|
dreamjsc
最后登陆时间:2012-06-04 16:42:28 |
通过时序约束解决! |
大山里的娃儿。 |
|
tanyushuang727
最后登陆时间:2012-12-14 10:41:11 |
谢谢楼上的朋友~~ |
新来的,请多关照~。 |
|
dreamjsc
最后登陆时间:2012-06-04 16:42:28 |
Xilinx时序约束文档,不过是英文的!需要知道很多概念,一下子说不清楚,自己看看吧!
http://forum.eepw.com.cn/forum/main?url=http%3A%2F%2Fforum.eepw.com.cn%2Fforum%2F241%2F1 |
大山里的娃儿。 |
|
Jason_Zhang
最后登陆时间:2015-01-20 09:30:43 |
通过时序约束来解决吧。插入延时单元确实可以延时,但修改后这个延迟又变了。还不如告诉综合工具你需要的延迟,让综合工具来处理
|
My Email : zldpublic@gmail.com。 |
|
tanyushuang727
最后登陆时间:2012-12-14 10:41:11 |
谢谢楼上二位的建议~~ |
新来的,请多关照~。 |
|
共6条 1/1 1 |