我是做FPGA的，目前想要通过verilog编程来动态的配置rapidio 的速率，rapidio  ip cored 内部有1.25G,2.5G,3.125G等更高的传输速率，需要哪一种速率直接在IP之前生成配置好即可，但是我现在要实现动态的配置这个IPcore 的速率，通过改变内部的相关寄存器，来改变传输的速率，有没有大神知道，请指点一下。或者您推荐一下相关的资料。