Xilinx|
版主: 51FPGA |
关于fpga实现高精度TDC
[您是本帖的第1538位阅读者]|
scw0220
最后登陆时间：2015-01-13 22:03:44 |
 fpga新手请多指教 打算用xilinx的v6自带的CARRY4进位链实现精度100ps左右的时间间隔测量 一个进位链延迟大概是在80ps 但是被测脉宽肯定是小于一个时钟周期的 我用的250MHz时钟的话 大概需要40多个进位链 都用原语写太麻烦了 有没有简便一点的方法 类似于定义一个40bit寄存器那种 |
| 共1条 1/1 1 |