首 页
高端访谈
焦点新闻
技术文章
参考设计
Steve专栏
Ally专栏
设计经验
业话
Xilinx Wiki
推荐视频
培训
资源
论坛
分类
Xilinx
Xilinx
Zynq
开发工具与评估板
生态系统与中间件
活动与其他
硬件优化
软件智能
BBS首页
»
Xilinx
»
Xilinx
»
vcs的激励时钟停止翻转?
版主: 51FPGA
分享到:
帖子主题
发帖人
共1条 1/1
1
vcs的激励时钟停止翻转?
[您是本帖的第
1469
位阅读者]
scw0220
我是MM
高级会员
最后登陆时间:
2015-01-13 22:03:44
直达楼层
1
#
发表于
2015-08-01 23:07:20
昨晚10点开始仿真。到早上十点左右一看,时钟居然停止翻转了。 时钟是很简单的用always加延迟产生的。十几个小时都好好的为什么忽然停止翻转了? simv还在跑,也没有报错。难道是fsdb文件太大了?
回复
回复本帖
共1条 1/1
1
快速回复主题
用户名:
匿名不能发帖!请先 [
登陆
注册
]
标题:
内容: