版主: 51FPGA |
xilinx论坛
最后登陆时间:2015-03-19 10:58:07 |
hi all
我在约束文件中添加define_attribute {n:top.top2.top3.data[31:0]} {syn_keep} {"true"} define_attribute {n:top.top2.top3.data[31:0]} {mark_debug} {"true"} 后用vivado 打开综合后文件后发现data[31:0]的部分如data[3],data[2],在mark_debug 中找不到?这是为什么呢?综合使用的是synplify 综合的,该语法也能适用吗? 或者说syn_keep 是否有效呢? |
共1条 1/1 1 |