版主: 51FPGA
最后登陆时间：2015-03-19 10:58:07
selectIO解串主要有两部分
1.串行时钟域采样，一般用随路时钟解串，这个主要是调整时钟和数据的相位
2.并行时钟域窗口调整，这个主要是用到bitslip功能。AD一般都可以设置同步字，在特定的位置检测同
Xilinx
