1）根据官方提供的IP中的example的文件，在KC705开发板上搭建pcie的endpoint PIO工程。

配置的格式是x8   5.0Gbps   128bit    bar0=1M

发现将板子插入计算机主板后，用jtag烧写程序后，从pcie中出来的user_rst没有被拉低，user_lnk_up信号也一直为低。

感觉板子没有启动。用.mcs文件从flash中启动也不行

（2）使用了另个公司提供的xc7k325t的板子，也是使用上面的工程，除了ucf文件不同外，在电脑开启的时候将该逻辑用jtag在线模式烧写进板子，发现复位均正常，但是用类是pcietree的工具查看pcie板卡的信息的时候，发现并没有被配置为bus master的模式（command[2]=0），并且memory访问也被关闭（command[1]=0）。并且BAR0空间的地址为0，不能做读写操作。

但是若采用BPI 模式使用flash配置，将.mcs文件写入flash中，通过关闭电脑，再启动，让其自己随着电脑一起启动后，发现它被配置成了bus master模式，并且memory的访问开关也被打开，BAR0的地址为0xF0000000，可以用类似pcietree的软件做memory的读写操作。可是被配置的模式是x2 2.5Gbps的（有时是x4   2.5Gbps ，有时也会是x8  2.5Gbps）

但是若按板卡上的prog rst按键后，它重新载入逻辑，出现了和jtag上电烧写一样的情况。

根本就不能做上电jtag调试。请问有没有人遇到这样的情况。给我指点指点，我已经以为这个问题困扰了很久很久

对于（2）中所说的jtag调试情况，我尝试着使用ip核手册中所说的cfg接口来配置这些模式（在lin_up信号无效后），使用

 [31:0] cfg_mgmt_di,
 [3:0] cfg_mgmt_byte_en,
[9:0] cfg_mgmt_dwaddr,
cfg_mgmt_wr_en,
cfg_mgmt_rd_en,
cfg_mgmt_wr_readonly,

cfg_mgmt_rw1casrw等信号来做配置，但是发现配置完成后，再读出来的配置信息还是没有改变，并且响应的信号也没有改变。