Xilinx|
版主: 51FPGA Q & A |
Xilinx
标题  |
作者 | 查看/回复 | 最后发表 |
|---|---|---|---|
| 大神求解！时序性能问题 | lidonglei1 | 1888/5 | 2012-07-09 18:12:44 by antonine |
| verilog HDL语法警告 | 502593045 | 2425/1 | 2012-06-29 21:13:16 by 502593045 |
| 关于ISE顶层模块调用子模块时钟问题 | haoxin2010 | 3140/0 | 2012-06-27 22:13:54 by haoxin2010 |
| 高速 XC9500XL 设计计划 | Rancho | 1616/2 | 2012-06-19 11:48:59 by 指数名家专栏 |
| 利用 2.1i 版软件约束 Virtex 设计 | Rancho | 1589/0 | 2012-06-19 11:28:54 by Rancho |
| 一个设计高速度XC9500XV的规划 | Rancho | 1495/0 | 2012-06-19 11:28:07 by Rancho |
| 利用 CoolRunner-II CPLD 进行高速设计 | Rancho | 1685/0 | 2012-06-19 11:25:22 by Rancho |
| 一个3/4/5/6X路对200 Mb / s到1000 Mb / s串行接口的单频正弦信号电路 | Rancho | 1547/0 | 2012-06-19 11:24:35 by Rancho |
| 高级 ChipSync 应用 | Rancho | 1650/0 | 2012-06-19 11:21:56 by Rancho |
| 利用数控阻抗:信号完整性和功耗的考虑 | Rancho | 1492/0 | 2012-06-19 11:13:21 by Rancho |
| 加速系统设计需要高密度的连接与有针对性的参考设计 | Rancho | 1396/0 | 2012-06-19 11:06:42 by Rancho |
| 使用 2.1i 版 Xilinx 设计管理器和流程引擎 (DMFE) | Rancho | 1494/0 | 2012-06-19 10:51:05 by Rancho |
| 2.1i 版 FPGA 编辑器 | Rancho | 1387/0 | 2012-06-19 10:50:20 by Rancho |
| 2.1i 版布局规划器支持 Virtex FPGA | Rancho | 1496/0 | 2012-06-19 10:49:26 by Rancho |
| 利用 6.2i 布局规划器创建 RPM | Rancho | 1603/0 | 2012-06-19 10:48:39 by Rancho |
| PACE 实现前的管脚布局创建 | Rancho | 1540/0 | 2012-06-19 10:47:53 by Rancho |
| 利用 Virtex-4 EasyPath FPGA 的“在系统 ECO”功能 | Rancho | 1590/0 | 2012-06-19 10:47:03 by Rancho |
| 反思自己的数百万的门级fpga的验证策略 | Rancho | 1493/0 | 2012-06-19 10:24:59 by Rancho |
| 与 Synplicity 和 Exemplar 的交叉探测 | Rancho | 4814/0 | 2012-06-19 10:22:56 by Rancho |
| Design Tips for HDL Implementation of Arithmetic Functions | Rancho | 1324/0 | 2012-06-19 10:21:52 by Rancho |
| 维护可重复的结果 | Rancho | 1339/0 | 2012-06-19 10:18:48 by Rancho |
| Spartan-6 fpga定位并重新定位使用指南 | Rancho | 1628/0 | 2012-06-19 10:17:40 by Rancho |
| 得到智能重置组合:考虑的是当地,而不是全球性的 | Rancho | 1182/0 | 2012-06-19 10:15:11 by Rancho |
| 利用 SRL16E 节省成本 | Rancho | 1392/0 | 2012-06-19 10:13:15 by Rancho |
| 无需板仿真即可估计实际的输出时序 | Rancho | 1367/0 | 2012-06-19 10:12:14 by Rancho |
| 数字锁相环 (DPLL) 参考设计 | Rancho | 1548/0 | 2012-06-19 10:07:04 by Rancho |
| 解决数兆兆位及更高的网络挑战 | Rancho | 1339/0 | 2012-06-19 10:03:09 by Rancho |
| 利用 CoolRunner-II CPLD 创建交叉点开关 | Rancho | 1550/0 | 2012-06-19 10:02:24 by Rancho |
| 平面显示器中的 Xilinx 器件 | Rancho | 1354/0 | 2012-06-19 10:01:31 by Rancho |
| 将 Spartan-3 FPGA 用作远程数码相机的低成本控制器 | Rancho | 1423/0 | 2012-06-19 10:00:43 by Rancho |
| CoolRunner-II特性LCD模块接口 | Rancho | 1280/0 | 2012-06-19 09:59:49 by Rancho |
| 使用带 OMAP 的 CoolRunner-II , XScale, i.MX 和其他芯片 | Rancho | 1204/0 | 2012-06-19 09:58:47 by Rancho |
| 参考系统: OPB CAN 控制器 | Rancho | 1236/0 | 2012-06-19 09:57:47 by Rancho |
| 133 MHz PCI-X 到128 MB DDR 小型 DIMM 存储器桥 | Rancho | 1164/0 | 2012-06-19 09:56:55 by Rancho |
| 适用于 Virtex-4 RocketIO MGT 的开关电源 | Rancho | 1225/0 | 2012-06-19 09:56:00 by Rancho |
| 用于广播行业的音频/视频连接功能解决方案 | Rancho | 1238/0 | 2012-06-19 09:54:45 by Rancho |
| Virtex-4 RocketIO 误码率测试器 | Rancho | 1377/0 | 2012-06-19 09:40:36 by Rancho |
| 数字显示面板参考设计 | Rancho | 1176/0 | 2012-06-19 09:39:15 by Rancho |
| 在数字视频应用中使用 CoolRunner-II CPLD | Rancho | 1275/0 | 2012-06-19 09:37:59 by Rancho |
| 数字电视广播系统内的前向纠错 | Rancho | 1204/0 | 2012-06-19 09:36:55 by Rancho |