版主: 51FPGA |
winthony
最后登陆时间:2014-12-10 11:58:59 |
|
fhguo1990
最后登陆时间:2015-01-22 19:30:52 |
您好,我在用V5设计一块板子时,不小心把单端时钟接在了差分输入的N管脚上,现在板子已经做出来了,有什么什么补救的方法啊,能否修改FPGA内部的逻辑,让板子能够使用,谢谢啊!
|
ypz139
最后登陆时间:2014-05-27 14:12:44 |
顶起哦, 让我这个销售XILINX信心更倍增了,呵呵
|
每天学习一点,人生就进步一点。 |
|